Наукова електронна бібліотека
періодичних видань НАН України

Контролепригодная схема двоичного сумматора на основе 16-разрядной группы секций

Репозиторій DSpace/Manakin

Показати простий запис статті

dc.contributor.author Тимошкин, А.И.
dc.date.accessioned 2014-11-08T17:07:24Z
dc.date.available 2014-11-08T17:07:24Z
dc.date.issued 2003
dc.identifier.citation Контролепригодная схема двоичного сумматора на основе 16-разрядной группы секций / А.И. Тимошкин // Технология и конструирование в электронной аппаратуре. — 2003. — № 1. — С. 21-24. — Бібліогр.: 11 назв. — рос. uk_UA
dc.identifier.issn 2225-5818
dc.identifier.uri http://dspace.nbuv.gov.ua/handle/123456789/70590
dc.description.abstract Рассматривается контролепригодная функционально-логическая схема двоичного сумматора на основе 16-разрядной группы 4-разрядных секций с одновременным переносом внутри каждой секции и группы секций и последовательным переносом между группами, разработанная в рамках концепции «константной» контролепригодности цифровых схем. Предлагаемая схема обладает проверяющим тестом длины 11 относительно всех ее одиночных константных неисправностей. uk_UA
dc.description.abstract Easily testable functional-logical circuit of the binary adder on the basis of sixteen-bit group of four-bit sections with simultaneous carry inside each section and group of sections and ripple carry between groups elaborated in frameworks of C-testability conception of digital circuits is considered. The design of the proposed easily testable functional-logical circuit is based on simple representation of sum and carry functions in the form of Zhegalkin’s polynoms and on the introduction of additional control inputs. The proposed circuit possesses fault detection test by length of eleven with respect to single stuck-at faults. uk_UA
dc.language.iso ru uk_UA
dc.publisher Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України uk_UA
dc.relation.ispartof Технология и конструирование в электронной аппаратуре
dc.subject Качество. Надежность uk_UA
dc.title Контролепригодная схема двоичного сумматора на основе 16-разрядной группы секций uk_UA
dc.title.alternative Easily testable circuit of binary adder on the basis of sixteen-bit group of four-bit sections uk_UA
dc.type Article uk_UA
dc.status published earlier uk_UA


Файли у цій статті

Ця стаття з'являється у наступних колекціях

Показати простий запис статті

Пошук


Розширений пошук

Перегляд

Мій обліковий запис