Показати простий запис статті
dc.contributor.author |
Каляев, И.А. |
|
dc.contributor.author |
Левин, И.И. |
|
dc.contributor.author |
Семерников, Е.А. |
|
dc.date.accessioned |
2010-03-24T17:39:15Z |
|
dc.date.available |
2010-03-24T17:39:15Z |
|
dc.date.issued |
2008 |
|
dc.identifier.citation |
Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС / И.А. Каляев, И.И. Левин, Е.А. Семерников // Штучний інтелект. — 2008. — № 3. — С. 663-673. — Бібліогр.: 10 назв. — рос. |
uk_UA |
dc.identifier.issn |
1561-5359 |
|
dc.identifier.uri |
http://dspace.nbuv.gov.ua/handle/123456789/7135 |
|
dc.description.abstract |
В статье приводится описание архитектуры и принципов построения семейства реконфигурируемых
вычислительных систем с динамически перестраиваемой архитектурой на основе ПЛИС
производительностью до 6 Тфлопс, создаваемого в рамках Федеральной целевой программы
«Исследования и разработки по приоритетным направлениям развития научно-технологического
комплекса России на 2007 – 2012 годы». В качестве основного вычислительного элемента в них
используются не универсальные микропроцессоры, а программируемые логические интегральные
схемы сверхбольшой интеграции. Все представители семейства предназначены для решения
вычислительно трудоемких задач различных предметных областей, обеспечивают реальную
производительность не ниже 50 % от пиковой производительности на широком классе задач и имеют
практически линейный рост производительности при наращивании аппаратного ресурса. |
uk_UA |
dc.description.abstract |
У статті наводиться опис архітектури і принципів побудови родини обчислювальних систем, що
реконфігуруються, з динамічною перебудовуваною архітектурою на основі ПЛІС продуктивністю до
6 Тфлопс, створюваної у рамках Федеральної цільової програми «Исследования и разработки по
приоритетным направлениям развития научно-технологического комплекса России на 2007 – 2012 годы».
У якості основного обчислювального елемента у них використовуються не універсальні мікропроцесори, а
програмовані логічні інтегральні схеми надвеликої інтеграції. Всі представники родини призначені
для розв’язання обчислювально працемістких задач різноманітних предметних галузей, забезпечують
реальну продуктивність не менш 50 % від пікової продуктивності на широкому класі задач і мають
практично лінійне зростання продуктивності при нарощуванні апаратного ресурсу |
uk_UA |
dc.description.abstract |
In the article is given description of architecture and design principles of family of reconfigurable computer
systems with dynamically reconfigurable architecture on the base of FPGA and performance up to 6 TFlops.
The family is designed within the framework of Federal program budgeting “Research and development on
priority directions of Russian scientific and technological complex development in 2007-2012”. As a basic
computational element in these systems are used VLSI FPGAs instead of general-purpose microprocessors.
All representatives of the family are considered to be used for solving tasks of high computational complexity
from various problem areas. Computer systems provide real performance above 50 % from peak performance
on wide class of tasks and have practically linear performance growth during hardware resource increasing. |
uk_UA |
dc.language.iso |
ru |
uk_UA |
dc.publisher |
Інститут проблем штучного інтелекту МОН України та НАН України |
uk_UA |
dc.subject |
Архитектура, алгоритмическое и программное обеспечение интеллектуальных многопроцессорных систем |
uk_UA |
dc.title |
Архитектура семейства реконфигурируемых вычислительных систем на основе ПЛИС |
uk_UA |
dc.title.alternative |
Архітектура родини обчислювальних систем, що реконфігуруються, на основі ПЛІС |
uk_UA |
dc.type |
Article |
uk_UA |
dc.status |
published earlier |
uk_UA |
dc.identifier.udc |
004.272.43 |
|
Файли у цій статті
Ця стаття з'являється у наступних колекціях
Показати простий запис статті