Показати простий запис статті
dc.contributor.author |
Палагин, А.В. |
|
dc.contributor.author |
Боюн, В.П. |
|
dc.contributor.author |
Яковлев, Ю.С. |
|
dc.date.accessioned |
2018-04-19T06:41:24Z |
|
dc.date.available |
2018-04-19T06:41:24Z |
|
dc.date.issued |
2017 |
|
dc.identifier.citation |
Интеллектуальная система памяти с секционированными модулями на ПЛИС и кольцевыми шинами / А.В. Палагин, В.П. Боюн, Ю.С. Яковлев // Управляющие системы и машины. — 2017. — № 6. — С. 17-25. — Бібліогр.: 11 назв. — рос. |
uk_UA |
dc.identifier.issn |
0130-5395 |
|
dc.identifier.uri |
http://dspace.nbuv.gov.ua/handle/123456789/132389 |
|
dc.description.abstract |
Предложена оригинальная структурная схема интеллектуальной системы памяти с секционированными модулями на ПЛИС с интефейсом PCI-Express и кольцевыми шинами, обеспечивающая масштабирование и повышение производительности системы в целом путем распараллеливания и реализации фрагментов алгоритма или подпрограмм пользовательской задачи одновременно несколькими или всеми секциями. |
uk_UA |
dc.description.abstract |
Запропоновано оригінальну структурну схему інтелектуальної системи пам'яті з секционованими модулями на ПЛІС з интефейсом PCІ-Express, та кільцевими шинами, що забезпечує масштабування та підвищення продуктивності системи у цілому шляхом розпаралелювання і реалізації фрагментів алгоритму або підпрограм користувацького завдання одночасно декількома або всіма секціями. |
uk_UA |
dc.description.abstract |
The aim. The original block diagram of intellectual memory system with the partitioned modules on FPGA with PCIExpress interface and the ring-bus circuits is offered, which provides scaling and increasing system productivity in whole by parallelizing and implementing the fragments of algorithm or subroutines of the user problem simultaneously by several or all sections. The concepts. Thus application of ring-bus circuits as well as application of FPGA, already on its own account in comparison with the traditional approaches of the memory systems construction, increase system productivity at the expense of some technological limitations through placing of ring-bus circuits on a chip, information consolidation in certain quanta of time for ring-bus circuits, etc., and also through hardware realization of the adequate mapping of algorithm of a solved problem on FPGA in parallel to the programme realization of the same algorithm. In addition, FPGA can be used for both information storage and information processing. Conclusion. Already these factors allow to conclude that, through application of N of the partitioned modules of memory on FPGA containing ring-bus circuits, the productivity of such system increases approximately in N times through paralleling of the user problem. The important factor is also that, besides traditional operations of the information record, storage and deliveries, the means of the information processing are situated here in immediate proximity, endowing memory system with properties of intellectuality, which also affects the productivity of such system and the area of its application. |
uk_UA |
dc.language.iso |
ru |
uk_UA |
dc.publisher |
Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України |
uk_UA |
dc.relation.ispartof |
Управляющие системы и машины |
|
dc.subject |
Интеллектуальные информационные технологии и системы |
uk_UA |
dc.title |
Интеллектуальная система памяти с секционированными модулями на ПЛИС и кольцевыми шинами |
uk_UA |
dc.title.alternative |
Інтелектуальна система пам’яті з секціонованими модулями на ПЛІС та кільцевими шинами |
uk_UA |
dc.title.alternative |
Intellectual Memory System with the Partitioned Modules on FPGA and Ring-bus Circuits |
uk_UA |
dc.type |
Article |
uk_UA |
dc.status |
published earlier |
uk_UA |
dc.identifier.udc |
004.27; 004.25; 004.382.2 |
|
Файли у цій статті
Ця стаття з'являється у наступних колекціях
Показати простий запис статті