Нахождение теста для режима максимального энергопотребления комбинационной схемы

Abstract

Предложены формализация задачи и алгоритм нахождения тестовых векторов, обеспечивающих режим максимального энергопотребления комбинационной логической схемы, синтезированной в базисе проектирования заказной КМОП СБИС.

A formalization of the problem and an algorithm of finding the test vectors that allow to find the mode of the maximal power consumption in a combinational logic circuit synthesized in the custom CMOS VLSI design basis are suggested.

Запропоновано формалізацію задачі та алгоритм знаходження тестових векторів, які забезпечують режим максимального енергоспоживання комбінаційної логічної схеми, синтезованої у базисі проектування заказної КМОП НВІС.